PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-322643

(43) Date of publication of application: 04.12.1998

(51)Int.Cl.

5/907

(21)Application number: 09-164585 (22)Date of filing: 20.06.1997 (71)Applicant: FUJITSU LTD

(72)Inventor: MIYAWAKI KATSUKI

KAMO YOSHIHIKO MATSUOKA TAKESHI TAKEHIRA MASANORI KONO TADAMI

INAGAKI HIROHIKO

OTA MITSUHIKO ISHIZUKA MASANORI


(30)Priority

(57)Abstract:

Priority number: 09 65790 Priority date: 19.03.1997 Priority country: JP

(54) IMAGE DATA PROCESSING METHOD AND DEVICE THEREFOR

PROBLEM TO BE SOLVED: To reduce a memory capacity with a simpler structure, or to unnecessitate to increase an operation frequency for image contraction processing and to reduce the manufacturing costs. SOLUTION: This device reserves physical banks of a capacity that is equal to data quantity of the physical. banks for image data of a B picture which is divided into m (m≥2) physical banks in p (2≤p<m) frame memory 14A, writes image data of physical banks in physical banks in an empty state, reads image data that is temporarily stored in the physical banks for display and makes physical banks empty whenever read in a bank unit is completed. It repeatedly reads decoded image data about each field from the memory 14A N times at the time of 1/N slow reproduction. It is provided with a switching circuit that selects whether image data is passed through a contraction conversion circuit or not to write it in the memory 14A and selects whether it is passed through the contraction conversion circuit or not after reading image data from the memory 14A.



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-322643

(43)公開日 平成10年(1998)12月4日

(51) Int.CL ⁶		識別記号	FΙ					
H04N	5/907		H04N	5/907	1	В		
G06T 3/40			G06F 1	5/66	3 5 5 A			
H 0 4 N	5/92			5/92	H Z			
	7/24			7/13				
			審査請求	未請求	請求項の数14	OL	(全 16 頁)	
(21)出膜番号		特願平9-164585	(71)出顧人	000005223				
				富士通	株式会社			
(22)出顧日		平成9年(1997)6月20日	神奈川県川崎市中原区上小田中4丁目1名					
				1号				
(31)優先権主張番号		特顯平9-65790	(72)発明者	宮脇	克樹			
(32)優先日		平 9 (1997) 3 月19日		神奈川	京川県川崎市中原区上小田中4丁目1番			
(33)優先権主張国		日本 (JP)		1号 富士蓬株式会社内				
			(72)発明者	稲垣 1	存彦			
			200	神奈川	神奈川県横浜市港北区新横浜2丁目3番9			
				号 富	土通ディジタル	・テク	ノロジ株式会	
				社内				
			(74)代理人	弁理士	松本 眞吉			


(54) 【発明の名称】 画像データ処理方法及び装置

(57) 【要約】

【課題】より簡単な構成でメモリの容量を低減し又は画 像縮小処理のために動作周波数を上げる必要をなくし て、製造コストを低減する。

太學問の報1 実施形態の顕像物件指揮の影響構成問

最終頁に続く



【特許請求の範囲】

【詰求項1】 1フレーム分の画像データ量をFとし、 m及びpがm≥2、2≤p<m及び(1パンクの画像デ ータ量)×m=Fを満たす整数であるとしたとき、画像 データ格納用としてpバンクの記憶領域を有するメモリ

該メモリに画像データを書き込ませ、該メモリに書き込 すれた画像データを読み出させるために、該画像データ をmパンクに分割して各パンクに論理パンク番号を割り 当てたときの論理バンク番号を出力する主制御回路と、 該メモリ内のpバンクの記憶領域の各バンクに物理バン ク番号を割り当てたときに、該論理パンク番号を空いて いる物理バンク番号に割り当て、該割り当てられた物理 パンク番号を、該メモリからパンク単位の読み出しが完 了する毎に空き状態にし、該主制御回路から出力された 論理パンク番号を、 該論理パンク番号が割り当てられて いる物理バンク番号に変換するバンク管理回路と、

該書き込み及び読み出しを実行するために、該変換され た物理番号に対応したアドレスを先頭アドレスとして該 メモリ内の1バンク分の画像データを順次アクセスする 20 メモリ制御回路と、

を有することを特徴とする画像データ処理装置。

【請求項2】 上記パンク管理回路は、

割り当て制御信号がアクティブの時に、供給されている 物理パンク番号と論理パンク番号との対応関係を記憶す ることにより上記割り当てを行い、該割り当てに基づい て上記論理バンク番号を上記物理バンク番号に変換する **論理/物理パンク番号変換部と、**

該物理バンク番号の各々について、該論理バンク番号の いずれかが割り当てられている割り当て状態であるか割 30 り当てられていない空き状態であるかを示す割り当て状 態記憶部と、

上記主制御回路からの物理バンク割り当て要求に応答し て、該割り当て状態記憶部の内容を参照して該空き状態 を検出し、検出された該空き状態を該割り当て状態に し、該割り当て状態にした物理パンク番号及びアクティ プにした該割り当て制御信号を該論理/物理バンク番号 変換部に供給する空き物理パンク検出・割り当て部と、 を有することを特徴とする請求項1記載の画像データ処 理装置.

【請求項3】 上記パンク管理回路はさらに、 上記メモリ制御回路が1バンク分の読み出しアドレスを アクセス完了したことを検出して、上記割り当て状態記 (億部の、該1パンクの物理パンク番号に対応した上記割) り当て状態を上記空き状態にさせる物理パンク開放部を 有することを特徴とする請求項2記載の画像データ処理 装置。

【請求項4】 上記空き物理バンク検出・割り当て部 13.

部の内容を参照して上記空き状態を検出し、検出された 該空き状態を上記割り当て状態にし、該割り当て状態に した物理バンク番号を上記論理/物理バンク番号変換部 に供給しかつ割り当て完了通知を出力する空き物理バン ク輸出部と.

該物理パンク検索要求を出力し、上記物理パンク割り当 て要求を受け且つ該割り当て完了通知を受けた時に、ア クティブにした上記割り当て制御信号を該論理/物理バ ンク番号変換部に供給する物理バンク割り当て部と、

10 を有することを特徴とする請求項2又は3記載の画像デ ータ処理装置。

【請求項5】 上記メモリは、符号化画像データのバッ ファ記憶領域を有し、

上記メモリ制御回路は、遅延のために符号化画像データ を該バッファ記憶領域に一時記憶させ、該バッファ記憶 領域から該符号化画像データを読み出させ、

該読み出された符号化画像データを復号して該メモリへ 供給する復号回路を有し、

上記主制御回路は、速度1/Nのスロー再生要求に応答 して該メモリ制御回路に対し、トップフィールド及びボ トムフィールドの各々について該メモリの該バッファ記 憶領域からN回繰り返し読み出させ且つ該読み出しに応 じて上記pパンクの記憶領域に対する画像データの上記 書き込み及び表示用読み出しを行わせる、

ことを特徴とする請求項1乃至4のいずれか1つに記載 の画像データ処理装置。

【請求項6】 上記主制御回路は、ポーズ再生要求に応 答して、速度1/∞のスロー再生要求に対する制御動作 と同一の動作を行うことを特徴とする請求項5記載の画 俊データ処理装置。

【請求項7】 上記画像データはMPEG方式の画像デ ータであり、上記物理バンクの記憶容量は、1マクロブ ロックラインの整数倍であることを特徴とする請求項1 乃至6のいずれか1つに記載の画像データ処理装置。

【請求項8】 上記画像データはMPEG方式の画像デ ータであり、上記物理バンクの記憶容量は、1マクロブ ロックラインの半分の奇数倍であることを特徴とする請 求項1乃至6のいずれか1つに記載の画像データ処理装 器.

40 【請求項9】 1フレーム分の画像データ量をFとし、 m及びpがm≥2、2≤p<m及び(1バンクの画像デ ータ量)×m=Fを満たす整数であるとしたとき、画像 データをmパンクに分割して各パンクに論理バンク番号 を割り当て、画像データ格納用としてメモリに p パンク の記憶領域を確保し、該記憶領域の各バンクに物理バン ク番号を割り当て、

論理バンク番号を空いている物理バンク番号に割り当 て、該割り当てられた物理バンク番号を、該メモリから バンク単位の読み出しが完了する毎に空き状態にし、割 物理パンク検索要求に応答して、上記割り当て状態記憶 50 り当てた論理パンク番号の各々について該論理パンク番

号を、該論理バンク番号が割り当てられている物理バン ク番号に変換し、

該変換された物理番号に対応したアドレスを先頭アドレ スとして該メモリ内の1バンク分の画像データを順次ア クセスして、該メモリに画像データを書き込ませ、該メ エリに 書き込まれた 画像データを読み出させる。 ことを特徴とする画像データ処理方法。

【請求項10】 遅延のために、符号化画像データを上 記メモリのバッファ記憶領域に一時記憶させ該バッファ 記憶領域から該符号化画像データを読み出させ、該読み 10 出された符号化画像データを復号して該メモリへ供給

速度1/Nのスロー再生要求に応答して、トップフィー ルド及びボトムフィールドの各々について該メモリの該 バッファ記憶領域からN回繰り返し読み出させ且つ該読 み出しに応じて上記pバンクの記憶領域に対する画像デ ータの上記書き込み及び表示用読み出しを行わせる。 ことを特徴とする請求項9記載の画像データ処理方法。

【請求項11】 復号された画像データが一時記憶され るメモリと、 該メモリに該画像データを書き込み、該メモリ内の該画

像データを参照して予測画像を生成し、該メモリから符 号化前の面像値に該面像データを請み出すメモリ制御・ 予測画像生成回路と、

を有する画像データ処理装置において、

プロック単位で画像が縮小するように、該画像データを 変換する縮小変換回路と、

該メモリに該画像データを書き込むのに該縮小変換回路 を通すか否か、該メモリから該画像データを読み出した 後に該縮小変換回路を通すか否かを選択できるようにす 30 該メモリからの該復号画像データの表示用読み出しにお る切換回路とを有1...

該メモリ制御・予測画像生成回路は、該メモリへの該面 像データの書き込みであるか該メモリからの該画像デー タの読み出しであるか、表示モードが縮小モードである か否か、及び、該画像データが非参照画像のものである か否かに応じて、該切換回路を制御する制御回路を有す

ことを特徴とする画像データ処理装置。

【請求項12】 上記制御回路は、

上記メモリへの画像データの書き込みにおいて、表示モ 40 ードが縮小モード日つ該画像データが非参照画像のもの である第1の場合には、該画像データが上記縮小変換回 路を通って該メモリへ書き込まれるように上記切換回路 を制御し、該第1の場合でない場合には、該画像データ が該縮小変換回路を通らないで該メモリへ書き込まれる ように該切換回路を制御し、

該メモリからの該画像データの読み出しにおいて、該第 1の場合又は該表示モードが縮小モードでない第2の場 合には、該メモリから読み出された該画像データが該縮

1の場合でなくかつ該第2の場合でない場合には、該メ モリから読み出された該画像データが該縮小変換回路を 通るように該切換回路を制御する、

ことを特徴とする請求項11記載の画像データ処理装 置。

【請求項13】 ブロック単位で画像が縮小するよう に、画像データを変換する縮小変換回路と、

上記メモリに画像データを書き込むのに該縮小変換回路 を通すか否か、該メモリから画像データを読み出した後 に該縮小変換回路を通すか否かを選択できるようにする 切換回路とを有し、

上記メモリ制御・予測画像生成回路は、該メモリへの該 画像データの書き込みであるか該メモリからの該画像デ ータの読み出しであるか、表示モードが縮小モードであ るか否か、及び、該画像データが非参照画像のものであ るか否かに応じて、該切換回路を制御する制御回路を有 する。

ことを特徴とする請求項11記載の画像データ処理装 置.

20 【請求項14】 符号化された画像データを復号する画 像データ処理方法において、復号画像一時記憶用メモリ と復号画像サイズを縮小するための縮小変換回路とを用 b١.

該メモリへの復号画像データの書き込みにおいて、表示 モードが縮小モード且つ該復号画像データが非参照画像 のものである第1の場合には、該復号画像データを、縮 小変換回路に通して該メモリへ書き込ませ、

該第1の場合でない場合には、該復号画像データを該縮 小変換回路に通さずに該メモリへ書き込ませ、

いて、該第1の場合又は該表示モードが縮小モードでな い第2の場合には、該復号画像データを該メモリから読 み出させ該縮小変換回路を通さないようにし、該第1の 場合でなくかつ該第2の場合でない場合には、該メモリ から読み出した該面像データを該縮小変換回路に通す、

ことを特徴とする画像データ処理方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリに対し画像 データをアクセスする画像データ処理方法及び装置に関 する。

[0002]

【従来の技術】図8は、MPEG方式で符号化された画 像データDAT0を復号して表示画像データを得る従来 の画像復号装置の概略構成を示す。符号化画像データD AT0は、可変長復号回路10で量子化DCT係数に変 換され、逆量子化回路11でDCT係数に変換され、逆 DCT回路12で画像データDAT1に変換される。

【0003】画像データDAT1が1ピクチャの場合に 小変換回路を通らないように該切換回路を制御し、該第 50 は、加算回路13を素通りし、画像データDAT1がP ビクチャ又はBビクチャの場合には、画像ゲータDAT は予削減差データであり、メモリ制御・予測画像生成回路15からの予測画像ゲータDAT3と加第回路13で加算される。 予測画像生成回路は動き補償と予測複多を行う回路である。 加算回路13の出力は、後号画像ゲータDAT2としてフレームメモリ14に一時記憶される。メモリ射御・予測画像生成回路15は、可愛長復長の国路10で分離された予測モ・ア及び動きなりル化基づき、フレームメモリ14から参照用復号画像ゲータDAT3を生成し、加算回路18に供給する。

[0004] 参照画像は、画像データDAT1がFピクチャ(前方向予測符号化画像) の場合には、過去のIピクチャ(前端符号化画像) の場合には、過去のIピクチャ(所述符号化画像) 実はFピクチャであり、画像データDAT1がBピクチャ(双方向予測符号化画像) の場合には、過去のIピクチャ又はFピクチャである。ここに、「過去!及び「未来」は、符号化前の画像の順番に関するものである。

[0005] フレームメモリ14は、参照面像用の2フ 20 う。 レーム分分と、パッファ用の1フレーム分との合計3フレ し分の記憶容量を持っている。図9は、順次供給され が る面像タデータDAT0 (DAT2) のピンテキタイプと フレームメモリ14内の画像記憶状態51~58 字示し し ている。図9中、1、P、及び日はピクチャタイプを示 した しており、これらに付された番号は画像データDAT0 32 (DAT2) の解剖的個番条式上いいる。 て

[0006] 符号化画像データDATOは、ピクテャ1 1、B2、B3、P4、B5、B6、・・・の順に可変 長度毎回第10-供給され、この順に國金データDAT 30 2がフレームメモリ14に一時記憶される。一時記憶さ れた画像は、符号化前の画像の順番に、表示画像データ DAT5として襲み出される。Bピクチャは参照されず に表示画像データDAT5として読み出され、『ピクチャの 前立のBピクチャの再生後に呼せされる。すなわち、表 示画像データDAT5は、図の中に括弧を付したピクチャ アB2、B3、I1、B5、B6、P4、・・の順に フレームメモリ14から読み組される。

【0007】フレームメモリ14は、上述のように37 40 レーム分の容量を持っているが、製造コスト低減上、この容量をできるだり拡減したほうが好ましい。そこで、1ビクチャ用スはドビクチャ用の2つのデータメモリをイルぞれ2和個のエロットに分割し、また、Bビクチャが参照されずに表示測像データDAT5として波み出されるという点に着目し、Bビクチャ用としてN+4個のエロットを青さるデータメモリと、2Nト6個のスロット番号を記憶するためのスロット管理メモリとを用い、次のような処理を行う両後処理装置が継索されている(特開下8-29866号を24回)。 50

【0008】(1)スロット管理メモリの先頭からN+ 4ワードにそれぞれ0~N+3の初期値を格納させてお き、書き込みポインタWP及び読み出しポインタRPに それぞれ初期値0及びN+4を格納しておき、(2)書 き込みポインタWPの内容でスロット管理メモリをアド レス指定してスロット番号を読み出し、(書き込みポイ ンタWPの内容) +1でスロット管理メモリをアドレス 指定してスロット番号を読み出し、(3) データメモリ の、読み出した 2 個のスロット番号のスロットにデータ 10 を書き込み、かつ、データメモリのスロット読み出し順 を予測して該2個のスロット番号を、スロット管理メモ りの他のアドレスへそれぞれ格納し、(4)書き込みポ インタを2だけ増加させ、(5) 読み出しポインタRP の内容でスロット管理メモリをアドレス指定してスロッ ト番号を読み出し、 (読み出しポインタRPの内容) + 1 でスロット管理メモリをアドレス指定してスロット番 号を読み出し、(6) データメモリの、読み出した2個 のスロット番号からデータを読み出し、(7)読み出し ポインタを2だけ増加させる、という処理を繰り返し行

【0009】他方、模:縦=16:9の画像を、この比が4:3の画像のCRTに添み無く出力する場合、図1 のに示す如く、ピクテャ16をピクティ17に縮小するレクーボックス変換を行う必要がある。ハッチングを付したライン181からライン182まで及びライン183からライン184までは、CRT上の黒表示部を示している。

【0010】図8において、表示モードが縮小モードの 場合には、切換回路19がレクーボックス変換回路20 側に切り換えられ、フレームメモリ14から限み出され た表示画像データDAT5がレターボックス変換回路2 0で上記のように縮小され、切焼回路19を通り表示画 優子型のAT5として取り出される。表示モードが通 常モードの場合には、切換回路19がフレームメモリ1 4の出力側に切り換えられ、表示剛像データDAT6として取り 出される。表示画像データDAT6として取り 出される。表示画像データDAT6は、不図示の回路 で、フォーマット変換され次いでアナログ値に変換され で表示用のビデオを目といたので

40 [0011]

【発明が解決しようとする理節】しかし、上記物間平名
- 298666分公報に開示された装置では、例えば4
80ラインの画像の場合、N-480/(6×2)=3
0であり、スロット管理メモリは2N+6=666個のス
ット番号を記憶しなければならず、また、データメモ
リのスロット読み出し順を予測しなければならないの
で、構成が複雑である。しかも、1ピクチャ用又はPビ
クチャ用の2つのデータメモリをそれぞれ2人間のスロットに分割しているので、構成がさらに複雑になる。

50 【0012】また、図10において、表示モードが通常

モードの場合には、ライン181からライン184まで の期間中に1両像分の表示画像データDAT5をフレー ムメモリ14から読み出せば良いが、表示モードが縮小 モードの場合には、ライン182からライン183まで の通常より短い期間中に1画像分の表示画像データDA T5をフレームメモリ14から読み出してレターボック ス変換しなければならないので、通常モードの場合より も高速処理が必要となり、製造コスト上昇の原因とな る。

【0013】本発明の目的は、このような問題点に鑑 み、より簡単な構成でメモリ容量を低減し又は画像縮小 処理のために動作周波数を上げる必要をなくして、製造 コストを低減することができる画像データ処理方法及び 装置を提供することにある。

[0014]

【課題を解決するための手段及びその作用効果】請求項 1 では、画像データを復号する画像データ処理装置にお いて、1フレーム分の復号画像データ量をFとし、m及 びpがm≥2、2≤p<m及び(1パンクの復号画像デ ータ量)×m=Fを進たす整数であるとしたとき、復号 20 する。 画像データ格納用としてpバンクの記憶領域を有するメ モリと、該メモリに復号面像データを書き込ませ、該メ モリに書き込まれた復号画像データを読み出させるため に、該復号画像データをmバンクに分割して各バンクに 論理パンク番号を割り当てたときの論理パンク番号を出 力する主制御回路と、該メモリ内のpバンクの記憶領域 の各パンクに物理パンク番号を割り当てたときに、該論 理バンク番号を空いている物理バンク番号に割り当て、 惣刺り当てられた物理パンク番号を、 該メモリからバン ク単位の読み出しが完了する毎に空き状態にし、該主制 30 御回路から出力された論理バンク番号を、該論理バンク 番号が割り当てられている物理パンク番号に変換するパ ンク管理回路と、該書き込み及び読み出しを実行するた めに、眩変棒された物理番号に対応したアドレスを先頭 アドレスとして該メモリ内の1バンク分の復号画像デー タを順次アクセスするメモリ制御回路とを有する。

【0015】この画像データ処理装置によれば、画像デ ータを論理バンクに分割しこれをメモリ内に確保した物 理パンクに割り当て、パンク単位で画像データを書き込 み、読み出し、開放することにより、1フレーム分より 40 少ない容量で従来の1フレーム分の役割を果たすことが でき、また、上記構成のバンク管理回路を用いているの で、簡単な構成でメモリの容量低減が可能になるという 効果を奏し、画像データ処理装置の製造コスト低減に寄 与する。

【0016】さらに、主制御回路は論理パンク番号を出 力すればよいので、その処理及び構成が簡単になるとい う効果を奏する。請求項2の画像データ処理装置では、 請求項1において、上記パンク管理同路は、割り当て制 御信号がアクティブの時に、供給されている物理バンク 50 号化画像データを該バッファ記憶領域に一時記憶させ、

番号と論理パンク番号との対応関係を記憶することによ り上記割り当てを行い、該割り当てに基づいて上記論理 バンク番号を上記物理バンク番号に変換する論理/物理 バンク番号変換部と、該物理バンク番号の各々につい て、該論理バンク番号のいずれかが割り当てられている 割り当て状態であるか割り当てられていない空き状態で あるかを示す割り当て状態記憶部と、上記主制御回路か らの物理バンク割り当て要求に応答して、該割り当て状 態記憶部の内容を参照して該空き状態を検出し、検出さ 10 れた該空き状態を該割り当て状態にし、該割り当て状態 にした物理バンク番号及びアクティブにした該割り当て 制御信号を該論理/物理バンク番号変換部に供給する空 き物理バンク検出・割り当て部とを有する。

【0017】この画像データ処理装置によれば、簡単な 構成の割り当て状態記憶部と空き物理バンク検出・割り 当て部とを備えることにより、主制御回路から物理バン ク割り当て要求と論理番号とを出力するだけで論理バン クが物理パンクに割り当てられるので、論理パンクの物 理バンクへの割り当てが容易に行われるという効果を奏

【0018】請求項3では、請求項2において、上記バ ンク管理回路はさらに、上記メモリ制御回路が1パンク 分の読み出しアドレスをアクセス完了したことを検出し て、上記割り当て状態記憶部の、該1バンクの物理バン ク番号に対応した上記割り当て状態を上記空き状態にさ せる物理バンク開放部を有する。この画像データ処理装 置によれば、物理パンクの開放が主制御回路と独立して 行われるので、主制御回路での処理が簡単になるという 効果を塞する。

【0019】請求項4の画像データ処理装置では、請求 項2 又は3 において、 上記空き物理パンク給出・割り当 て部は、物理パンク検索要求に応答して、上記割り当て 状態記憶部の内容を参照して上記空き状態を検出し、検 出された該空き状態を上記割り当て状態にし、該割り当 て状態にした物理パンク番号を上記論理/物理パンク番 号変換部に供給しかつ割り当て完了通知を出力する空き 物理パンク検出部と、該物理パンク検索要求を出力し、 上記物理バンク割り当て要求を受け日の該割り当て完了 通知を受けた時に、アクティブにした上記割り当て制御 信号を該論理/物理バンク番号変換部に供給する物理バ ンク割り当て部とを有する。

【0020】この画像データ処理装置によれば、物理バ ンク割り当て要求前の物理パンク検索要求により空き物 理パンク番号が得られるので、物理バンク割り当て要求 に対し高速に、論理パンクの物理パンクへの割り当てを 行うことができるという効果を奏する。請求項5の画像 データ処理装置では、請求項1乃至4のいずれか1つに おいて、上記メモリは、符号化画像データのバッファ記 億領域を有し、上記メモリ制御回路は、遅延のために符

該バッファ記憶領域から該符号化画像データを読み出さ せ、該読み出された符号化画像データを復号して該メモ リへ供給する復号回路を有し、上記主制御回路は、速度 1/Nのスロー再生要求に応答して該メモリ制御回路に 対し、トップフィールド及びボトムフィールドの各々に ついて該メモリの該バッファ記憶領域からN回繰り返し 膝み出させ日つ該膝み出しに応じて上記pバンクの記憶 領域に対する復号画像データの上記書き込み及び表示用 読み出しを行わせる。

【0021】この画像データ処理装置によれば、バンク 10 構成で復号画像データ用メモリ記憶容量を1フレーム分 より少なくしても、速度1/Nのスロー再生を行うこと が可能になるという効果を奏する。請求項6では、請求 項5において、上記主制御回路は、ポーズ再生要求に応 答して、 速度1/∞のスロー再生要求に対する制御動作 と同一の動作を行う。

【0022】請求項7の画像データ処理装置では、請求 項1乃至6のいずれか1つにおいて、上記画像データは MPEG方式の画像データであり、上記物理パンクの記 **億容量は、1マクロブロックラインの整数倍である。こ 20** の画像データ処理装置によれば、バンク分割による画像 データ処理の複雑化が回避されるという効果を奏する。 【0023】請求項8の画像データ処理装置では、請求 項1万至6のいずれか1つにおいて、上記画像データは MPEG方式の画像データであり、上記物理バンクの記 憶容量は、1マクロブロックラインの半分の奇数倍であ る。この面像データ処理装置によれば、フィールド単位 で画像データを処理する場合に、バンク分割による画像 データ処理の複雑化が回避されるという効果を奏する。 【0024】請求項9では、1フレーム分の復号画像デ 30

ータ量をFとし、m及びpがm≥2、2≤p<m及び (1バンクの復号面像データ量)×m=Fを満たす整数 であるとしたとき、復号画像データをmバンクに分割し て各バンクに論理バンク番号を割り当て、復号画像デー タ格納用としてメモリにpパンクの記憶領域を確保し、 該記憶領域の各バンクに物理パンク番号を割り当て、論 理バンク番号を空いている物理バンク番号に割り当て、 該割り当てられた物理バンク番号を、該メモリからバン ク単位の読み出しが完了する毎に空き状態にし、割り当 てた論理パンク番号の各々について該論理パンク番号 を、該論理バンク番号が割り当てられている物理バンク 番号に変換し、該変換された物理番号に対応したアドレ スを先頭アドレスとして該メモリ内の1パンク分の復号 画像データを順次アクセスして、該メモリに復号画像デ 一夕を書き込ませ、該メモリに書き込まれた復号画像デ ータを読み出させる。

【0025】請求項10の画像データ処理方法では、請 求項9において、遅延のために、符号化画像データを上 記メモリのバッファ記憶領域に一時記憶させ該バッファ 出された符号化画像データを復号して該メモリへ供給 し、速度1/Nのスロー再生要求に応答して、トップフ ィールド及びボトムフィールドの各々について該メモリ の該バッファ記憶領域からN回繰り返し読み出させ且つ 該読み出しに応じて上記pパンクの記憶領域に対する復 号画像データの上記書き込み及び表示用読み出しを行わ せる。

【0026】請求項11では、復号された画像データが 一時記憶されるメモリと、該メモリに該画像データを書 き込み、該メモリ内の該画像データを参照して予測画像 を生成し、該メモリから符号化前の画像順に該画像デー タを読み出すメモリ制御・予測画像生成回路と、を有す ろ両像データ処理装置において、ブロック単位で画像が 縮小するように、該画像データを変換する縮小変換回路 と、該メモリに該画像データを書き込むのに該縮小変換 同路を通すか否か、該メモリから該画像データを読み出 した後に該縮小変換回路を通すか否かを選択できるよう にする切換回路とを有し、該メモリ制御・予測画像生成 回路は、該メモリへの該画像データの書き込みであるか 該メモリからの該面像データの読み出しであるか、表示 モードが縮小モードであるか否か、及び、該画像データ が非参照画像のものであるか否かに応じて、該切換回路 を制御する制御同路を有する。

【0027】この画像データ処理装置によれば、縮小表 示モードのときにメモリから表示画像データを読み出す 場合、データ読み出し量が従来より少なくなるので、画 像データ処理速度を従来よりも遅くすることができると いう効果を奉し、画像データ処理装置の製造コスト低減 に寄与する。請求項12の画像データ処理装置では、請 求項11において、上記制御回路は、上記メモリへの画 像データの書き込みにおいて、表示モードが縮小モード 且つ該画像データが非参照画像のものである第1の場合 には、該画像データが上記縮小変換回路を通って該メモ リへ書き込まれるように上記切換回路を制御し、該第1 の場合でない場合には、該画像データが該縮小変換回路 を通らないで該メモリへ書き込まれるように該切換回路 を制御し、該メモリからの該画像データの読み出しにお いて、該第1の場合又は該表示モードが縮小モードでな い第2の場合には、該メモリから読み出された該画像デ 40 ータが該縮小変換回路を通らないように該切換回路を制 御し、該第1の場合でなくかつ該第2の場合でない場合 には、該メモリから読み出された該画像データが該縮小 変換回路を通るように該切換回路を制御する。

【0028】請求項13の画像データ処理装置では、請 求項11において、プロック単位で画像が縮小するよう に、画像データを変換する縮小変換回路と、上記メモリ に画像データを書き込むのに該縮小変換回路を通すか否 か、該メモリから画像データを読み出した後に該縮小変 換回路を通すか否かを選択できるようにする切換回路と 記憶領域から該符号化画像データを読み出させ、該読み 50 を有し、上記メモリ制御・予測画像生成回路は、該メモ

をする必要がない。

リへの該画像データの書き込みであるか該メモリからの 該画像データの読み出しであるか、表示モードが縮小モ ードであるか否か、及び、該両像データが非参照画像の ものであるか否かに応じて、該切後回路を制御する制御 回路を有する、

【0029】請求項14では、符号化された画像データ を復号する画像データ処理方法において、復号画像一時 記憶用メモリと復号画像サイズを縮小するための縮小変 換回路とを用い、該メモリへの復号画像データの書き込 みにおいて、表示モードが縮小モード且つ該復号画像デ 10 一夕が非参照画像のものである第1の場合には、該復号 画像データを、縮小変換回路に通して該メモリへ書き込 ませ、該第1の場合でない場合には、該復号画像データ を該縮小変換回路に通さずに該メモリへ書き込ませ、該 メモリからの該復号画像データの表示用読み出しにおい て、該第1の場合又は該表示モードが縮小モードでない 第2の場合には、該復号画像データを該メモリから読み 出させ該縮小変換回路を通さないようにし、該第1の場 合でなくかつ該第2の場合でない場合には、該メモリか ら読み出した該画像データを該箱小変換回路に通す。 [0030]

【発明の実施の形態】以下、図面に基づいて本発明の実 施形態を説明する。

[第1実施形態] 図1は、図8に対応した本発明の第1 実施形態の画像復号装置の概略構成を示す。図8と同一 構成要素には同一符号を付してその説明を省略する。 【0031】この装置は、フレームメモリ14Aに画像 データを書き込むのにレターボックス変換回路20を通 すか否か、フレームメモリ14Aから画像データを読み 出した後にレターボックス変換回路20を通すか否かを 30 選択できるようにするために、図8の切換回路19の替 わりに、切換回路21~24を備えている。画像書き込 みにおいて、表示モードが縮小モード且つ復号画像デー タDAT 2 が非参照画像であるBピクチャの場合には、 切換回路21が加算回路13の出力側に切り換えられ、 切換回路22が切換回路23側に切り換えられ、切換回 路23が切換回路22側に切り換えられる。これによ り、復号画像データDAT2がレターボックス変換回路 20で縮小され、復号画像データDAT2Aとしてフレ ームメモリ14Aに一時記憶される。レターボックス変 40 換回路20では、16×16 画素が16×12 画素に縮 小される。

[0032] 画像書き込みにおいて、上記以外の場合に は、均機回路23が加算回路13の出力側に切り強を れる。これにより、後号両像データDAT2が後そ時 データDAT2Aとしてフレームメモリ14Aに一時記 始される。両般弦み出しにおいて、表示モードが縮小モ ード且つ表示画像データDAT5がBピクチャの場合、 又は、表示モードが縮小モードでない場合には、切換回 路24がフレームメモリ14Aの出り側に切り換とわれ る。これにより、表示面像データDAT5が表示画像データDAT6として、切換回路24から取り出される。 したがって、フレームメモリ14AからBビクチャの表示の像データDAT5を読み出す場合、データ読み出し 量が従来の3/4と少なくなり、従来のような高速処理

[0034] [第2実施形態] 次に、表示モードが縮小 20 モードであるかどうかによらオフェームメモリ14Aの 配接含量低減や可能にする第2実道形態の国像食引装置 を説明する。以下の説明において、レクーボックス変換 については、図1又は図8のいずれの構成であってもよ い

【0035】最初に、恋徳容量低波を可能にするバンク 及びその使用方法の慰除を説明する。最大調素数の表示 モードにおいて、フレームメモリ14Aの配能を量は 2. Xフレームと表される。0. Xフレームは、Bピク テヤ用であり、2パンク (書き込み用の1パンクと読み 出し用の1パンク)以上である。ここに1パンクは、例 えば、國像上の16ライン分である1マクロブロックラ インの整数値である。これは、図1の可要長後等回路1 0、逆量子化回路611及び逆DCT回路12において、 16×16両床の1マクロブロック単位で処理が行われ ることに対応している。

【0036】図 5 (A) に示す如く、Bビクティをバンクで分割したものを胎理パンクと終し、フレームメモリ 14 A内のの、スプレームがの監備対域をバンクで分割したものを物理パンクと終す。図 5 (A) では、Bビクチャの容量が4パンクであり、0. Xフレームが2パンクであり場合を示している、後分画像データDAT2AがBビクチャの場合、その論理パンク1~4は、フレームメモリ14人の物理パンク入及びBへ、図 5 (A) が、論型パンクの物理パンクへの割当を表しているのに対し、図 5 (万・14) (第一年) (G) に示すように格納される、図 5 (A) が、論型パンクの物理パンクへの割当を表しているのに対し、図 5 (万・14) (T・14) (T・15) (T・

「ド且つ表示画像データDAT5がBピクチャの場合、 以は、表示モードが紹介モードでない場合には、切換回 路24がフレームメモリ14Aの出力側に切り換えらわ。5 窓が書き込まれる(図5(B))。次に、物理パンクA に論理バンク2の内容が書き込まれ、同時に物理バンク Aの内容が表示画像データDAT5として読み出される (図5 (C))。この書き込みと読み出しは非同期であ る。物理バンクAからの読み出しが完了すると、次に物 理バンクBからの読み出しが開始される (図5

- (D))。物理バンクAが空いているので、次に論理バ ンク3の内容が動理パンクAに書き込まれる(図5 (E)) 。物理バンクBからの読み出しが完了すると、
- 物理バンクAからの読み出しが続いて行われる(図5 (F))。次に、論理パンク4の内容が物理パンクBに 10 書き込まれ、また、物理バンクAからの読み出しが完了 すると、物理バンクBからの読み出しが開始される(図 5 (G)) 。

【0038】物理バンクA及びBは、図4に示す如く、 フレームメモリ14A内でリローケータブルになってい る。図4は、図9に対応しており、順次供給される画像 データDATO (DAT2A) のピクチャタイプとフレ ームメモリ14内の画像記憶状態ST1~ST9を示し ている。図4中、I、P、及びBはピクチャタイプを示 しており、これらに付された番号は符号化画像データD 20 ATO (DAT2A) の時間的順番を示している。ま た、図4中の()内は表示画像として読み出されるピク チャを示している。

【0039】次に、フレームメモリ14Aへの復号画像 データDAT2Aの書き込み及びフレームメモリ14A からの表示画像データDAT5の読み出しの概略を説明 する。(ST1) ピクチャ I 1 がフレームメモリ14A に書き込まれる。次の書き込みアドレスADfは、AD f = (ピクチャ I 1 の格納最終アドレス) + 1 である。が確保される。ピクチャ 11を参照画像としてピクチャ B2の予測画像 { I1 } が生成され、誤差画像としての ピクチャB2の画像データDAT1に加算されてピクチ ャB2が復号され、フレームメモリ14Aの物理バンク に書き込まれる。次に、ピクチャB2が表示画像データ DAT5として読み出される。以下、これらを簡単に、 {I1} + B2→B2、B2表示

と表す。ピクチャB2の表示が完了すると、ピクチャB 2 が終納されている領域が解放されるので、

ADf = (ピクチャ I 1 の格納最終アドレス) + 1となる。物理パンクは、Bピクチャ格納開始前に、アド レスAD f からnパンク分、例えば2パンク分確保され S.

[0041]

- (ST3) {I1} +B3→B3、B3表示
- (ST4) {11} +P4→P4、I1表示

ピクチャP4は、解放されたピクチャB3の領域の開始 位置と同じ位置から格納される。ピクチャ I 1 の表示が 完了しても、まだ参照画像として利用されるので、

ADf = (ピクチャP4の格納最終アドレス) + 1

となる。

[0042]

(ST5) {I1+P4} +B5→B5、B5表示 ピクチャB5の表示が完了すると、ピクチャB5が格納 されている領域が解放されるので、

ADf = (ピクチャP4の格納最終アドレス) + 1となる.

[0043]

(ST6) {I1+P4}+B6→B6、B6表示 (ST7) {P4} +P7→P7、ピクチャP4表示 アドレスAD f からピクチャP7が格納され、フレーム メモリ14Aの最終アドレスまで進むと、フレームメモ リ14Aの先頭アドレスへ戻って、残りのピクチャP7 が格納される。すなわち、フレームメモリ14Aは、そ のアドレスが論理的にループ状に連結されている。 [0044]

ADf = (ピクチャP7の格納最終アドレス) + 1となる。

(ST8) {P4+P7}+B8→B8、B8表示 (ST9) {P4+P7}+B9→B9、B9表示 このようにして、符号化前のピクチャB2、B3、I 1、B5、B6、P4、B8、B9、P7の順に表示画 像が得られる。

【0045】図2は、上述のようなパンク及びその使用 方法を用いた本発明の第2実施形態の画像復号装置の概 略構成を示す。この装置では、バッファメモリ制御回路 25によりバッファメモリ26のリード/ライト状態が 制御され且つバッファメモリ26がアドレス指定され て、多重ビットストリームから分離されたビデオビット 【0040】(ST2)アドレスADfから物理パンク 30 ストリームVBSがパッファメモリ26に高速に一時格 納され、格納されたデータがバッファメモリ26から低 速に読み出され、符号化画像データDATOとして復号 回路27内の可変長復号回路に供給される。

> 【0046】復号回路27は、図8中の可変長復号回路 10、逆量子化回路11、逆DCT回路12、加算回路 13、及び、メモリ制御・予測画像生成回路15の予測 画像生成回路部から成る。図8の場合と同様に、復号回 路27にはフレームメモリ14Aから参照用復号画像デ ータDAT4が供給され、復号回路27はこれを用いて 40 予測復号し、復号画像データDAT2としてフレームメ

> モリ14Aへ供給する。 【0047】復号·表示制御回路28には、ビデオビッ トストリームVBSを分離する際に不図示のシステムデ コーダで分離されたシステムクロックレファランスSC R. デコーディングタイムスタンプDTSやプレゼンテ ーションタイムスタンプPTS等の制御情報CI1、復 号回路27内の可変長復号回路で分離されたピクチャー コーディングタイプ、テンポラルレファランス、動きべ クトルや画像サイズ等の制御情報 CI2及び操作者の操 50 作に基づいて生成されたポーズ再生要求信号PRQ、ス

ロー再生要求信号SRQ及び再生速度1/N等の制御情 報が供給される。復号・表示制御回路28は、これら制 御情報に基づき復号及び表示のための各種制御データを 年成して、バッファメモリ制御回路25、復号回路2 7、フレームメモリ制御回路29、バンク管理回路30 及び表示回路31に供給する。復号・表示制御回路28 は、先頭アドレスレジスタ回路281を備えており、こ れは、バッファメモリ書き込み先頭アドレスBW、パッ ファメモリ読み出し先頭アドレスBR、フレームメモリ 書き込み先頭アドレスFW、フレームメモリ参照画像読 10 み出し先頭アドレスFR1及びFR2並びにフレームメ モリ表示画像読み出し先頭アドレスFR3の各々を保持 するレジスタからなる。復号・表示制御回路28は、上 記制御情報に基づいてこれらレジスタの内容を設定す る、

【0048】リセット時にバッファメモリ書き込み先頭 アドレスBWがバッファメモリ制御回路25のアドレス カウンタ251にロードされ、バッファメモリ制御回路 25によりパッファメモリ26が書き込み状態にされ、 書き込まれる。この際、アドレスカウンタ251がクロ ックでインクリメントされ、バッファメモリ26内の最 終アドレスまでデータが書き込まれると、バッファメモ リ制御回路25によりバッファメモリ26の先頭アドレ スがアドレスカウンタ251にロードされ、ビデオビッ トストリームVBSの書き込みが続行される。復号・表 示制御回路28からバッファメモリ制御回路25へ復号 開始指令及びパッファメモリ読み出し先頭アドレスBR が供給され、パッファメモリ読み出し先頭アドレスBR リ制御回路25によりバッファメモリ26が読み出し状 態にされ、アドレスカウンタ251がクロックでインク リメントされて、符号化画像データDATOが読み出さ れる。この際、復号回路27内の可変長復号回路で分離 された制御情報が復号・表示制御回路28へ供給され

【0049】バッファメモリ26への書き込みとバッフ ァメモリ26からの読み出しとは、バッファメモリ制御 回路25により時分割並列処理され、書き込みと読み出 しの一方から他方の制御へ移る際には、アドレスカウン 40 タ251の内容が不図示の一方のレジスタに迅避され、 退避されていた他方のレジスタの内容がアドレスカウン タ251に復帰される。

【0050】読み出しアドレスは、通常は書き込み順で 連続的であるが、後述のスロー再生のときには同一内容 の繰り返し読み出しを行う必要があり、この場合、復号 ・表示制御同路28からバッファメモリ制御同路25へ バッファメモリ読み出し先頭アドレスBRが供給されて アドレスカウンタ251にロードされる。 フレームメモ リ14Aに対し1画像のアクセスを開始する場合には、

ピクチャータイプによらず次のような処理が行われる。 【0051】すなわち、復号画像データDAT2をフレ ームメモリ14Aへ書き込み開始する場合には、復号・ 表示制御回路28からフレームメモリ制御回路29へ書 き込み開始指令及びフレームメモリ書き込み先頭アドレ スFWが供給され、このアドレスがアドレスカウンタ2 91にロードされる。表示用復号画像データDAT5を フレームメモリ14Aから読み出し開始する場合には、 復号・表示制御回路28からフレームメモリ制御回路2 9へ表示画像読み出し開始指令及びフレームメモリ表示 画像読み出し先頭アドレスFR3が供給され、このアド レスがアドレスカウンタ291にロードされる。参照用 復号画像データDAT4をフレームメモリ14Aから読 み出し開始する場合には、復号・表示制御回路28から フレームメモリ制御回路29へ参照画像読み出し開始指 令及びフレームメモリ参照画像読み出し先頭アドレスド R1、2つの参照画像を用いる場合にはさらにフレーム メモリ参照画像読み出し先頭アドレスFR2が供給さ れ、フレームメモリ制御回路29により、先頭アドレス ビデオビットストリームVBSがパッファメモリ26に 20 FR1及びFR2が時間をずらしてアドレスカウンタ2 91にロードされる。上記バッファメモリ制御回路25 の場合と同様に、アドレスカウンタ291がクロックで インクリメントされ、フレームメモリ14Aに対する読 み出し及び書き込みがフレームメモリ制御回路29によ り時分割並列処理される。

【0052】フレームメモリ14Aに対しBピクチャー の論理バンクをアクセス開始する場合には、さらに次の ような処理が行われる。すなわち、Bピクチャーの論理 バンクの復号画像データDAT2をフレームメモリ14 がアドレスカウンタ251にロードされ、バッファメモ 30 Aへ書き込み開始する場合には、復号・表示制御回路2 8からバンク管理回路30へ物理バンク割り当て要求R Q2及び書き込み論理バンク番号L1Nが供給され、物 理バンク割り当て要求RQ2が受け付けられると、書き 込み論理パンク番号 L 1 Nがパンク管理回路 3 0 で物理 バンク番号P1Nに変換されてフレームメモリ制御回路 29に供給される。フレームメモリ制御回路29は、F W+P1N・BNKをアドレスカウンタ291ヘロード してフレームメモリ14Aへの書き込み制御を行う。こ こに、 BNKは予め定められた 1 物理パンクの記憶容量 値であり、バンク管理回路30から供給される。各画像 について初回はP1N=0である。

> 【0053】Bピクチャーの論理パンクの表示用復号画 像データDAT5をフレームメモリ14Aから読み出し 開始する場合には、復号・表示制御回路28からバンク 管理回路30へ読み出し論理バンク番号L2Nが供給さ れ、読み出し論理パンク番号L2Nがパンク管理回路3 0 で物理パンク番号P2Nに変換されてフレームメモリ 制御回路29に供給される。フレームメモリ制御回路2 9は、FR3+P2N・BNKをアドレスカウンタ29 50 1ヘロードしてフレームメモリ14Aからの読み出し制

御を行う。各画像について初回はP2N=0である。

17

【0054】表示用復号画像データDAT5は表示回路 31に供給され、フォーマット変換及びアナログ変化等 が行われて表示装置用のビデオ信号VSが生成される。 バンク管理回路30の構成例を、図3に示す。この回路 30は、構成要素32~37を備えている。物理バンク 数演算部32は、上述の0. Xフレームのパンク数nを 次式で算出する。

[0055] n = [(ADRe-ADRs+1-2FL M) /BNKl

ここに、ADRsはフレームメモリ14Aのスタートア ドレス、ADReはフレームメモリ14Aのエンドアド レス、FLMは表示モードで定まる1フレームの記憶容 量。 「」は小数点以下切り捨てによる整数化の記号であ る。物理バンク数 n は、空き物理バンク検出部33に供 給される。

【0056】物理パンク割り当てレジスタ34は、nの 最大値Nに等しい数のビットを備えており、図3はN= 4の場合を示しいる。物理バンク制り当てレジスタ34 割り当てフラグFA~FDとして用いられる。このフラ グは、'1'のとき論理パンク制り当て済みを示し、 '0' のとき刺り当てられてないことを示すものとす

【0057】空き物理パンク検出部33は、物理パンク 割り当て部35からの物理バンク検索要求RQ1に応答 して、物理バンク割り当てレジスタ34の一端からnビ ットにつき、 '0' の第 i ビットを検出し、このビット を '1' に反転させ、検出物理パンク番号PDN=iを 論理/物理パンク番号変換部36に供給し、物理パンク 30 ることにより、1パンク分の表示アドレスの読み出しが 割り当て部35に割り当て完了通知ACK1を供給す る。該nビットが全て'1'の場合には、そのいずれか が'0'になるのを待って前記処理を行う。

【0058】復号・表示制御回路28は、物理バンク割 り当て部35に物理パンク割り当て要求RQ2を供給 し、同時に、次に復号すべき画像データDAT1の復号 書き込み論理バンク番号L1Nを論理/物理バンク番号 変換部36に供給する。物理パンク割り当て部35は、 物理バンク割り当て要求RQ2発行前に物理バンク検索 要求RQ1を空き物理バンク検出部33に供給してお り、割り当て完了通知ACK1と物理パンク割り当て要 求RQ2との両方を受けたときに、割り当て制御信号C NT1を論理/物理パンク番号変換部36に供給し、こ れと同時に、復号・表示制御回路28に対し物理バンク 割り当て通知ACK2を供給する。物理バンク割り当て 部35は、割り当て制御信号CNT1の出力後に、次の 論理バンクの復号の為に、物理バンク割り当て要求RQ 2受取前に物理パンク検索要求RQ1を空き物理パンク 検出部33に供給する。

【0059】論理/物理バンク番号変換部36は、マッ 50 号書き込み論理バンク番号L1N及び物理バンク割り当

ピングレジスタMR 1~MR 4を備えており、復号書き 込み論理バンク番号L1NでマッピングレジスタMR1 ~MR4の1つがアドレス指定され、指定されたもの に、割り当て制御信号CNT1のタイミングで検出物理 バンク番号PDNが保持される。論理/物理バンク番号 変換部36は、フレームメモリ制御回路29からの要求 に応じ、マッピングレジスタMR1~MR4の順にサイ クリックにその内容を読み出し、物理バンク番号P1N としてフレームメモリ制御回路29に供給する。フレー 10 ムメモリ制御回路29は、上述のFW+P1N・BNK を算出し、これをアドレスカウンタ291にロードす る。アドレスカウンタ291の内容ADfはクロックで インクリメントされ、このアドレスAD f に復号画像デ

ータDAT2Aが順次書き込まれる。 【0060】復号・表示制御回路28は、次に表示すべ き論理パンク番号L2Nを論理/物理パンク番号変換部 36及び物理バンク開放部37に供給する。論理/物理 パンク番号変換部36は、読み出し論理パンク番号でマ ッピングレジスタMR1~MR4の1つをアドレス指定 の各ビットは、物理パンクに対応しており、物理パンク 20 し、その内容を物理パンク番号P2Nとしてフレームメ モリ制御回路29に供給する。フレームメモリ制御回路 29は、上述のFR3+P2N・BNKを算出し、これ をアドレスカウンタ291にロードし、フレームメモリ 14Aに対し読み出し制御を行う。これにより、フレー ムメモリ14Aから表示画像データDAT5が順次読み 出される。

> 【0061】物理バンク開放部37は、アドレスカウン タ291の内容ADfがFR3+(P2N+1)・BN K-1に一致したことを不図示の一致検出回路で検出す 完了したと判定して、読み出し論理バンク番号の変化直 前に読み出し論理バンク番号の内容を保持した表示落論 理パンク番号L3N及びパンク開放制御信号CNT2を 論理/物理バンク番号変換部36に供給する。論理/物 理パンク番号変換部36は、これに応答して、表示済論 理パンク番号L3NでマッピングレジスタMR1~MR 4の1つをアドレス指定し、その内容Xに対応した物理 バンク割り当てレジスタ34の第Xビットをゼロクリア させ、この内容Xを初期化する。

【0062】図6は、図3の回路の動作を示すタイムチ ャートである.

(t 0 1) 物理パンク冷需要求RQ1が空き物理パンク 検出部33に供給される。

(t 0 2) 空き物理パンク栓出部33から物理パンクA を示す検出物理パンク番号PDN (=0、物理バンクB を示す検出物理パンク番号PDNは1)が出力され、物 理バンク割り当てレジスタ34の内容が '1000' と なる。

【0063】(t03)復号・表示制御回路28から復

て要求RQ2が出力される。

が出力される。

(t04)物理バンク割り当て部35から論理/物理バ ンク番号変換部36及び復号・表示制御回路28へそれ ぞれ割り当て制御信号CNT1及び物理パンク割り当て 通知ACK2が供給される。

【0064】(t05)物理パンクAに対応した検出物 理バンク番号PDNがマッピングレジスタMR1に保持 される。図6中のハッチングは内容が初期化されている ことを示している。次の時刻 t 11~ t 15について は、時刻 t 0 1~ t 0 5 と同様である。

(t17) 読み出し論理バンク番号L2Nが論理/物理 バンク番号変換部36及び物理バンク開放部37に供給 され、論理/物理バンク番号変換部36からP2N=0 が出力され、物理バンクAから論理バンク1の内容の読 み出しが開始される。

【0065】 (t21) 物理バンク検索要求RQ1が空 き物理パンク検出部33に供給される。

(t23)復号・表示制御回路28から復号書き込み論 理バンク番号L1N及び物理バンク割り当て要求RQ2

(t27) 読み出し論理バンク番号L2Nが論理/物理 バンク番号変換部36及び物理バンク開放部37に供給 される。

【0066】(t26)論理/物理パンク番号変換部3 6により物理バンク割り当てレジスタ34の最上位ビッ トがゼロクリアされ、マッピングレジスタMR1の内容 がクリアされる。論理/物理パンク番号変換部36から P2N=1が出力され、物理バンクBから論理バンク2 の内容の読み出しが開始される。

を示す検出物理パンク番号PDNが出力され、物理パン ク割り当てレジスタ34の内容が '1100' となる。 【0067】(t24)物理パンク割り当て部35から 論理/物理パンク番号変換部36及び復号・表示制御回 路28へそれぞれ割り当て制御信号CNT1及び物理パ ンク割り当て通知ACK2が供給される。

(t25)物理バンクAに対応した検出物理バンク番号 PDN=0がマッピングレジスタMR3に保持される。 [0068] 次の時刻t31~t37については、上記 同様であるのでその説明を省略する。本第2実施形態に 40 よれば、以上のようなBピクチャの処理により、パンク 分割によるフレームメモリ14Aの容量低減が可能とな る。次に、スロー再生処理について説明する。

【0069】復号・表示制御回路28へのスロー再生要 求信号SRQに応答して、このとき設定されている再生 速度1/Nに基づき、再生速度が通常の1/Nになるよ うに復号及び表示の制御が行われる。Iピクチャー又は Pピクチャーの場合には、フレームメモリ14Aから読 み出される画像の各フィールドについてN回繰り返し読 み出せば良く、従来と同一方法で行われる。この場合、

バッファメモリ26から復号回路27へのデータ転送レ ートの平均値は通常再生の場合の1/Nになる。

【0070】Bピクチャーの場合には、上述のように1 つの論理バンクの表示用復号画像データの読み出しが完 了すると、次の論理バンクの画像データで上書きされて 前の論理バンクの画像データが消失するので、画像の各 フィールドについてバッファメモリ26からN回繰り返 し読み出させる。この場合、N回繰り返しと再生速度1 /Nとの組み合わせにより、バッファメモリ26から復

10 号回路27へのデータ転送レートの平均値は通常再生の 場合と同じになる。 【0071】図7 (A) は、1/2スロー再生モードの 場合のBピクチャーの復号画像順を示しており、画像5

0~53の順に復号される。画像50~53は同一フレ 一ムのものであり、画像50及び51は同一トップフィ ールドTFのものであり、画像52及び53は同一ポト ムフィールドBFのものである。Bピクチャーのピクチ ヤヘッダの制御情報CI2が復号回路27から復号・表 示制御回路28へ供給される毎に、復号・表示制御回路 28からバッファメモリ制御回路25へ復号開始指令及 びバッファメモリ読み出し先頭アドレスBRがバッファ メモリ制御回路25へ供給され、バッファメモリ読み出 し先頭アドレスBRがアドレスカウンタ251にロード される。バッファメモリ制御回路25へのバッファメモ リ読み出し先頭アドレスBRの供給は、同一フレームの トップフィールドトップフィールドTF及びボトムフィ ールドボトムフィールドBFの各々について、同一値が 2回繰り返され、図7 (A) に示すようにBR1、BR 1、BR2、BR2の順になる。これにより、バッファ (t 2 2) 空き物理パンク検出部 3 3 から物理パンク A 30 メモリ 2 6 から復号回路 2 7 へ同一フレームの同一トッ プフィールドTFの符号化画像データDAT0が2回復 号回路27へ供給され、次に同一フレームの同一ボトム フィールドBFの符号化画像データDAT0が2回復号 回路27へ供給される。フレーム構造の場合には、バッ ファメモリ26からの読み出しラインを1ライン毎にス キップすることにより1フィールド分読み出して、フィ ールド構造の場合と同一になるようにする。

【0072】Bピクチャーについては、復号・表示制御 回路28から復号回路27へ供給されるピクチャコーデ イングタイプを含む復号指令DRQ並びにフレームメモ リ制御回路29及びバンク管理回路30へ供給される制 御データは、復号・表示制御回路28からバッファメモ リ制御回路25への制御データの上記2回繰り返しに応 じて、2回繰り返され、表示画像順は上記復号画像順に 等しくなる。

【0073】図7(C)は、実線の走査線が表示画面上 のトップフィールド画像TFPを示しており、点線の走 査線が表示画面上のボトムフィールド画像BFPを示し ている。復号・表示制御回路28から表示回路31~ 50 は、表示用復号画像データDAT5が画像51のとき、

(12)

トップフィールドTFをボトムフィールド画像BFPと して表示させる制御データを供給し、表示用復号画像デ ータDAT5が画像52のとき、ボトムフィールドBF をトップフィールド画像TFPとして表示させる制御信

21

号を供給する。これにより、フィールド画像のデータで 擬似的にフレーム画像が表示される。この点は、ピクチ ャタイプによらない。 【0074】図7 (B) は、1/3スロー再生モードの

場合のBピクチャーの復号画像順を示しており、画像6 0~65の順に復号される。画像60~65は同一フレ 10 12 逆DCT回路 ームのものであり、画像60~62は同一トップフィー

ルドTFのものであり、画像63~65は同一ボトムフ ィールドBFのものである。復号・表示制御回路28か

ら出力される制御データの上記2回繰り返しはこの場 合、3回になる。なお、フィールド画像62及び63に ついては、フレーム構造の場合、両者を1フレーム画像

として復号してもよい。

【0075】1/4以下の速度のスロー再生モードにつ いても上記同様である。ポーズ再生要求信号PRQに応 答して行われるポーズ再生の動作は、1/∞スロー再生 20 28 復号・表示制御回路 の場合と同一である。本第2実施形態によれば、パンク 構成でフレームメモリ1 4 A の記憶容量を3フレーム分 より少なくしても、以上のような動作により、スロー再 生やポーズ再生を行うことが可能となる。

【0076】なお、本発明には外にも種々の変形例が含 まれる。例えば、Bピクチャ用の物理バンクは、フレー ムメモリ14A内の予め定められた領域に確保するよう にしてもよい。物理パンクの記憶容量は、トップフィー ルドとボトムフィールドとに分けて管理するために、1 マクロプロックラインの半分の奇数倍であってもよい。 30 37 物理バンク開放部 【0077】フレームメモリ14Aとバッファメモリ2 6とはメモリ内のソフト的分割領域であってもよく。ま た、バッファメモリ制御回路25とフレームメモリ制御 回路29とを1つのメモリ制御回路で構成しアドレスカ ウンタ251と291とを1つのアドレスカウンタに統 一した構成であってもよい。また、本発明は、レターボ ックス変換回路20の替わりに他の画像縮小変換回路を 用いた場合に適用してもよい。

【図面の簡単な説明】

【図1】本発明の第1実施形態の画像復号装置の概略構 40 DAT5 表示用復号画像データ 成図である。

【図2】本発明の第2実施形態の画像復号装置の概略構 成図である。

【図3】図2中のバンク管理回路の構成例を示すプロッ ク図である。

【図4】図2の装置による画像復号処理の説明図であ

【図5】Bピクチャのバンク割当説明図である。

【図6】図3の回路の動作を示すタイムチャートであ

【図7】Bピクチャのスロー再生説明図である。 【図8】従来の画像復号装置の概略構成を示すブロック 図である。

【図9】図8の装置による画像復号処理の説明図であ

【図10】 レターボックス変換説明図である。 【符号の説明】

10 可変長復号回路

11 逆量子化回路

13 加算回路

14、14A フレームメモリ

15、15A メモリ制御・予測画像生成回路

20 レターボックス変換回路

21~24 切換回路

25 バッファメモリ制御回路

251、291 アドレスカウンタ

26 バッファメモリ

27 復号回路

281 先頭アドレスレジスタ回路

29 フレームメモリ制御回路

30 パンク管理回路

3.1 表示何路

32 物理パンク数演算部

33 空き物理パンク検出部

34 物理バンク割り当てレジスタ 35 物理バンク割り当て部

36 論理/物理バンク番号変換部

MR1~MR4 マッピングレジスタ

L1N 書き込み論理バンク番号 L2N 読み出し論理パンク番号

RQ2 物理パンク割り当て要求

DAT0 符号化画像データ

DAT1 画像データ DAT2、DAT2A 復号画像データ

DAT3 予測画像データ

DAT4 参照用復号画像データ

CI1. CI2 制御情報

PW バッファメモリ書き込み先頭アドレス

BR バッファメモリ読み出し先頭アドレス

FW フレームメモリ書き込み先頭アドレス FR1、FR2 フレームメモリ参照画像読み出し先頭


アドレス FR3 フレームメモリ表示画像読み出し先頭アドレス

PRO ポーズ再生要求信号


SRQ スロー再生要求信号

50 1/N 再生速度


DRQ 復号開始指令




【図3】 図2中のパンク管理回路の構成例を示すブロック図




【図8】 従来の画像復号装置の接路構成を示すプロック図





[図9]

図8の装置による画像復号処理の説明図



フロントページの続き

(72)発明者 加茂 良彦

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72) 発明者 松岡 武

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72) 発明者 竹平 真則

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 河野 忠美

神奈川県横浜市港北区新横浜2丁目3番9

号 富士通ディジタル・テクノロジ株式会 社内

(72)発明者 太田 光彦

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 石塚 正則

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内